灵武中文网

手机浏览器扫描二维码访问

第25章 麻雀量产前夜（第1页）

远大电子那份如同“催命符”

般的订单，像一条无形的鞭子，骤然抽打在芯启科技这台高速运转的机器上，让原本就紧张的节奏瞬间提升到了极限。

公司立刻进入了林轩所说的“战时状态”

，一场围绕着“麻雀Revb”

ASIc芯片按时交付的攻坚战，全面打响。

观塘工业大厦的那个楼层，几乎变成了不夜城。

芯启科技办公室的灯光，常常彻夜通明。

无论是周末还是深夜，总能看到一个个忙碌的身影伏案工作，或者围在白板前激烈地讨论。

空气中弥漫着浓烈的咖啡味、外卖盒饭味，以及因长时间工作和巨大压力而产生的、略显焦躁的气息。

压力最大的，无疑是直接负责芯片设计的数字和模拟团队，以及承担着“把关人”

重任的验证团队。

“麻雀Revb”

是一款真正意义上的Soc芯片，虽然相比后世的智能手机芯片还很简单，但在1997年的当下，其集成度和复杂度已经相当可观。

它不仅包含了mp3解码的核心数字逻辑，还集成了顾维钧负责设计的音频编解码器（codec）、锁相环（pLL）、电源管理单元（pmU）等关键模拟Ip，以及一些基础的外设接口控制器。

要将这些数字和模拟模块完美地集成在一颗小小的硅片上，并确保它们在各种工作条件下都能稳定、高效地协同工作，本身就是一个巨大的挑战。

时间，成为了最宝贵的资源，也是最大的敌人。

为了赶在预定日期前完成设计和验证，将最终的设计数据（GdSII文件）交付给台积电进行流片（tape-out），整个技术团队都开启了“搏命模式”

。

陈家俊带领的数字设计团队，负责将RtL（寄存器传输级）代码转化为最终的物理版图。

他们需要利用EdA工具（部分是芯启科技自研的“追光者”

引擎，部分是购买的商业软件授权）进行逻辑综合、布局布线、时序优化。

每一微米的走线，每一个逻辑门的摆放，都可能影响到芯片最终的性能、功耗和面积。

他们常常为了优化一条关键路径的延迟，或者解决一个微小的布局拥塞问题，而反复尝试、彻夜不眠。

顾维钧带领的模拟设计团队，则面临着更精细、更“玄学”

的挑战。

模拟电路的设计对噪声、干扰、工艺偏差等因素极其敏感，需要设计师具备深厚的理论功底和丰富的实践经验。

顾维钧几乎是以办公室为家，亲自操刀设计最关键的Audiocodec和低功耗pmU模块，反复进行电路仿真和版图设计，力求在信噪比、线性度、电源抑制比等关键指标上做到最优。

他带来的几位经验丰富的模拟工程师，也都在各自负责的模块上全力以赴。

而压力最大的，或许是刚刚组建不久，由李志远和几位新招揽的验证专家组成的验证团队。

他们的任务，是在设计完成流片之前，尽可能地发现并修复所有潜在的设计缺陷（bug）。

因为一旦流片完成，再发现问题，损失的不仅仅是数百万的流片费用，更重要的是宝贵的时间——这将直接导致无法按时向远大电子交货，引发灾难性后果。

验证团队构建起了一个初步的、混合了模拟和数字仿真的验证平台。